Mellanox (NVIDIA Mellanox) MFS1S50-H010E AOC アクティブ光ケーブル テクニカル ソリューション

Mellanox (NVIDIA Mellanox) MFS1S50-H010E AOC アクティブ光ケーブル 技術ソリューション | 短距離高速ラック間相互接続とケーブル配線の簡素化

プロジェクトの背景と要件分析

データセンターとAIクラスターの段階的な構築において、スイッチ側はまず200Gb/s QSFP56ポートにアップグレードされることが多い一方、サーバーとストレージノードは依然として100Gb/s QSFP56ポートが主流です。この世代間のギャップは、短距離ラック間相互接続層で最も顕著です。200Gポートが1つの100Gノードにしか接続されない場合、クラスターの拡張を遅らせるノード全体の更新を待つ間、帯域幅の半分が無駄になります。

従来の回避策は、個別のブレークアウトオプティクスとファイバーパッチコードですが、コストは相当なものです。各接続には、複数の部品の接続、保管、清掃が必要であり、ブレークアウトレッグは壊れやすく、隣接するメンテナンス中に簡単に乱れます。また、追加のケーブル容量は、すでに高密度なラックでの気流と競合します。パッシブ銅ブレークアウトアセンブリはオプティクスを回避しますが、スパンが10メートルに近づくと、かさばり、信号品質が低下します。

したがって、この層の設計要件は具体的です。1つの200Gb/s QSFP56ポートを2つの100Gb/s QSFP56接続に分割し、約3〜10メートルのラック間スパンをカバーし、リンクあたりのコンポーネント数を最小限に抑え、高密度ラックでの設置とメンテナンスの簡素化を維持します。Mellanox (NVIDIA Mellanox) MFS1S50-H010Eは、これらの要件を満たすための参照ビルディングブロックとして選択されました。

全体的なネットワークおよびシステムアーキテクチャ設計

参照アーキテクチャは、混合速度状態の2層リーフ-スパインファブリックです。スパインスイッチはポッド間接続を処理し、リーフスイッチはノードに向かって200G QSFP56ダウンリンクを公開し、コンピューティングまたはストレージノードは100G QSFP56で接続します。ブレークアウト機能は物理層に完全に配置されるため、論理ファブリック設計とIPまたはInfiniBandアドレッシングスキームは変更されません。

設計ルールにより、この層は意図的に均一に保たれます。単一の10メートル長がすべての影響を受けるラック間スパンに標準化され、長さの増加が排除されます。各200Gリーフダウンリンクは正確に2つの100Gエンドポイントにマッピングされ、ポートマッピングは設置前に固定されるため、すべての接続は物理的な検査ではなく、ラベリングからトレースできます。

• アクセス層: 200Gリーフポートから2つの100Gノードへ、MFS1S50-H010E 200G QSFP56ブレークアウトAOCケーブルで標準化
• 集約層: より長距離のオプティクスでのリーフ-スパインアップリンク、このソリューションの範囲外
• コネクタ構成: 1つの200G QSFP56エンド、2つの100G QSFP56エンド
• 構造化配線: 気流を維持するためにデータパスを電源から分離したトップオブラックスルーティング

Mellanox (NVIDIA Mellanox) MFS1S50-H010Eの役割と主な特徴

このアーキテクチャでは、MFS1S50-H010Eはアクセス層の標準化された物理ブレークアウトリンクとして機能し、複数のオプティクスとファイバーのタスクを単一のプラグアンドプレイ接続に変換します。オプティカルエンジンは工場でアセンブリに統合されているため、ブレークアウトはラックに到達する前に終端処理およびテストされ、オンサイトでの接続作業とそれに伴う汚染リスクが排除されます。

MFS1S50-H010E 200Gb/sから2x100Gb/s QSFP56から2xQSFP56アセンブリとして、スイッチ側には単一の200Gb/s QSFP56コネクタ、ノード側には2つの100Gb/s QSFP56コネクタを備え、ラック間設計全体をカバーする10メートルのリーチを備えています。アクティブ光構造は、パッシブ銅ブレークアウトよりもそのスパンで信号整合性をより確実に維持しますが、統合設計はメンテナンス中のブレークアウトレッグを管理可能に保ちます。

設計レビューでは、アーキテクトはMFS1S50-H010Eの仕様とMFS1S50-H010Eのデータシートに対してポート互換性、光バジェット、および曲げ半径を確認し、部品表に対してMFS1S50-H010E互換のスイッチおよびアダプターモデルを検証する必要があります。MFS1S50-H010Eの価格やMFS1S50-H010Eの販売状況などの商用詳細は、正規販売パートナーに確認する必要があります。

以下の表は、設計エンベロープが標準化されたブレークアウトリンクにどのようにマッピングされるかをまとめたものです。

展開と拡張の推奨事項

典型的なトポロジはラックごとに進みます。各ラック内では、まずトップオブラックのリーフスイッチが設置され、次にノードポートがMFS1S50-H010E 200G QSFP56ブレークアウトAOCケーブルソリューションを使用して接続され、事前に合意されたポートマッピングに従って、1つの200Gダウンリンクが常に同じペアの100Gエンドポイントにサービスを提供します。

拡張の場合、標準化された10メートルSKUは、すべての新しい混合速度ラック間リンクのデフォルトとして維持され、部品表を安定させ、スペア在庫を最小限に抑えます。新しい行が10メートルを超える場合は、ブレークアウト標準に中間長を導入するのではなく、それらの接続を長距離オプティカル層にルーティングする必要があります。バッチ調達とラックごとの事前ステージングは、設置時間を短縮し、各ラックのケーブリング直後にリンク検証を完了できるようにします。

• 設置前にラックごとに1対2のポートマッピングを修正して文書化する
• アクセス層標準として1つの10メートルブレークアウトSKUを維持し、より長いスパンはエスカレーションする
• バッチロールアウトを迅速化するために、ラックごとにアセンブリを事前ステージングおよびラベリングする
• プロジェクト終了時ではなく、各ラック完了後に両方のブレークアウトレッグを検証する

運用、監視、トラブルシューティング、および最適化

運用上、主な監視信号は、ケーブルがファブリックの観点からパッシブ管理エンティティであるため、200Gスイッチ側と各100Gエンドポイント側の両方のポートステータスとエラーカウンターです。設置後にベースラインカウンターを設定し、次に偏差をアラートすることで、低下したブレークアウトがワークロードパフォーマンスに影響を与える前に特定されます。1つのアセンブリが2つの100Gリンクを運ぶため、単一ノードの問題とアセンブリレベルの障害を区別するために、カウンターはレッグごとにレビューする必要があります。

トラブルシューティングはレッグレベルのパスに従うべきです。影響を受ける100Gポートのポートステータスとエラーカウンターを確認し、対応するブレークアウトレッグを再接続し、次にアセンブリ全体を既知の正常なスペアと交換して、障害がケーブルにあるかポートにあるかを特定します。交換は、個別のモジュールやファイバーコネクタを扱わない1ステップ操作であり、修理平均時間を短縮します。

最適化は、チューニングではなく、レイアウトと標準化に焦点を当てています。気流を維持し、ブレークアウトレッグの曲げ半径を尊重し、データパスを電源から分離するためにアセンブリをルーティングします。ラック、スイッチポート、およびノードポートにマッピングされた完全なリンクインベントリを維持し、エラー傾向を定期的にレビューして、再ケーブリングまたは気流調整が必要な可能性のあるラックをフラグ付けします。

概要と価値評価

Mellanox (NVIDIA Mellanox) MFS1S50-H010Eは、混合速度アクセス層の問題に対するクリーンなソリューションを提供します。1つの200Gb/sポートを2つの100Gb/s接続に分割し、ラック間エンベロープをカバーする10メートルのリーチ、およびモジュールプラスファイバーの組み合わせに取って代わる単一の工場終端アセンブリです。1つのブレークアウトSKUに標準化することで、調達とスペアが簡素化され、プラグアンドプレイフォームファクタは、高密度ラックでの設置手順とメンテナンスリスクを低減します。

アーキテクトおよびプリセールスエンジニアにとって、価値ケースは3つのポイントにかかっています。段階的なアップグレード中の200Gポート利用率の向上、ケーブリングと部品表の材料的な簡素化、およびより高速でエラーの少ない設置と修理です。詳細なパラメータは、設計レビュー中にMFS1S50-H010EデータシートおよびMFS1S50-H010E仕様に対して確認する必要があります。